TXC[3:0]：发送通道控制信号，TXC=0时，表示TXD上传输的是数据；TXC=1时，表示TXD上传输的是控制字符。TXC[3:0]分别对应TXD[31:24],TXD[23:16],TXD[15:8],TXD[7:0]。
O
SGMII
LVTTL
XGMII为32bit数据宽度，时钟采用1525MHZ，上下沿采样。XGMII在PCB上的线长限制于7cm,当实现芯片到芯片怎样连接通达信下单怎样连接通达信下单接口,接口,怎样连接通达信下单接口,接口时，XGMII使用HSTL电平，输出缓冲器电压是5v。
LVTTL
SSSMII怎样连接通达信下单接口,接口：
LVTTL
发送时钟，125MHz，上升下降沿采样
RXD：接收数据信号，位宽为1；
类型
连续的时钟流，TX_CLK为 MAC向PHY传送TXC<3：0>，TXD<31：0>信号提供定时参考，PHY在TX_CLK的上升沿和下降沿对TXC<3：0>，TXD<31：0>采样。 TX_CLK由MAC提供，时钟频率是156.25MHZ+/-0.01%,MAC发送数据速率的六十四分之一。
MAC/PHY芯片在接收到数据后会进行串/并转换。
描述
LVTTL
在TXD发送的串行数据中，每8比特数据会插入TX_EN/TX_ER两比特控制信息，同样，在RXD接收数据中，每8比特数据会插入RX_DV/RX_ER两比特控制信息，所以总的数据速率为25Gbps=625Mbps*
RX_DV
MII接口一共有16根线(TX_CLK,RX_CLK未记入)。
接收时钟，主要用于MAC没有接口时钟的情况下
XGMII接口：
在100Mbps速率时，TX/RX每个时钟周期采样一个数据；在10Mbps速率时，TX/RX每隔10个周期采样一个数据，因而TX/RX数据需要在数据线上保留10个周期，相当于一个数据发送10次。
TX_CLK：TXD和TXC的参考时钟，时钟频率1525MHz，在时钟信号的上升沿和下降沿都采样数据。1525MHz*2*32=10Gbps。
LVTTL
TX_CLK
SYNC
TX_D
O
O
I
TX_D[3:0]
CRS
LVTTL
RXD-[3:0]
O
发送使能
TBI即TenBitInterface的意思，接口数据位宽由GMII接口的8位增加到10位，TBI接口跟GMII接口的差别不是很大，多出来的2位数据主要是因为在TBI接口下，MAC芯片在将数据发给PHY芯片之前进行了8B/10B变换(8B/10B变换本是在PHY芯片中完成的，前面已经说过了)，RX_CLK+/-是从接收数据中恢复出来的半频时钟，频率为65MHz，RX_CLK+/-不是差分信号，而是两个独立的信号，两者之间有180度的相位差，在这两个时钟的上升沿都采样数据。RX_CLK+/-也叫伪差分信号。除掉上面说到的之外，剩下的信号都跟GMII接口中的相同。
RXD[31:0]：数据接收通道，32位并行数据。
RX_ER
RX_ER(ReceiveError)：数据接收错误提示信号，与MII接口中的该信号线功能一样；
O
RX_DV(ReveiveDataVali：接收数据有效信号，作用类型于发送通道的TX_EN；
LVTTL
RGMII接口数据位宽4bit，管脚大为减少，其采用125MHZ时钟，在时钟的上下沿同时采样数据。
LVTTL
TX_D[1:0]
发送时钟，MII为25MHz，10M MII为2.5MHz，GMII不使用
SGMII接口：
XGMII
COL
HSTL
LVTTL
接收数据
RXD[31:0]
LVTTL
信号
TX_CLK
I
LVTTL
RX_DV
O
RXER
CLK_REF：所有端口共用的一个参考时钟，频率为125MHz，为什么100Mbps速率要用125MHz时钟？因为在每8位数据中会插入2位控制信号，请看下面介绍。
LVTTL
LVTTL
TX_ER
LVTTL
CRS
LVPECL
I
I
接收错误，指示发送的数据是错误的phy可以将其丢弃
RX_CLK+/-
电平
TX_EN(TransmitEnabl：数据发送使能信号，与MII接口中的该信号线功能一样；
RXD[1:0]
接收数据错误指示
O
RX_ER(ReceiveError)：接收数据错误提示信号，同步于RX_CLK，高电平有效，表示RX_ER有效期内传输的数据无效。对于10Mbps速率下，RX_ER不起作用；
TXC[3:0]
TBI接口数据位宽10bit，相对于GMII接口的主要区别在于8B/10B的编解码，如果采用GMII接口则编解码功能需要由PHY完成，如果是TBI接口则在MAC部分完成，其需要24个管脚，一般与GMII接口共享管脚。
描述
RX_DV
类型
LVTTL
RX_CLK为 PHY向MAC传送TXC<3：0>、TXD<31：0>信号提供定时参考，MAC在RX_CLK的上升沿和下降沿对RXC<3：0>、RXD<31：0>采样。 RX_CLK由PHY提供，时钟频率是MAC接收数据速率的六十四分之一。
TX_EN
接收数据有效及载体检测
TXD-[3:0]
发送使能，表示发送的数据是有效的
接收数据正极
发送使能，表示当该信号有效时发送的数据是有效的
LVPECL
XAUI
I
接收数据
I
RXD[1:0]：数据接收信号线，数据位宽为是MII接口的一半；
LVTTL
RTBI即ReducedTBI，简化版TBI，接口数据位宽为5bit，时钟频率为125MHz，在时钟的上升沿和下降沿都采样数据，同RGMII接口一样，TX_EN线上会传送TX_EN和TX_ER两种信息，在时钟的上升沿传TX_EN，下降沿传TX_ER；RX_DV线上传送RX_DV和RX_ER两种信息，在RX_CLK上升沿传RX_DV，下降沿传RX_ER。
COL
LVTTL
LVTTL
RTBI：
RMII(reducedMI接口收发的数据位宽为2bit，因此管脚数目大为减少，在高密端口PHY中应用较多，但是由于其是MAC和PHY共用一个参考时钟，接口之间的距离不能太远；
CRS：CarrierSense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS就有效，CRS只在半双工模式下有效；
I
RMII即ReducedMII，是MII的简化板，信号线数量由MII的14根减少为7根(CLK_REF为外部时钟源)。
LVTTL
LVTTL
备注
TXD[3:0]：数据发送信号，共4根信号线；
TBI接口：
O
RX_D
O
发送错误指示信号
接收数据
MII接口:
CLK_REF：是由外部时钟源提供的50MHz参考时钟，与MII接口不同，MII接口中的接收时钟和发送时钟是分开的，而且都是由PHY芯片提供给MAC芯片的。这里需要注意的是，由于数据接收时钟是由外部晶振提供而不是由载波信号提取，所以在PHY层芯片内的数据接收部分需要设计一个FIFO，用来协调两个不同的时钟。
RX_CLK：RXD和RXC的参考时钟，时钟频率1525MHz，在时钟信号的上升沿和下降沿都采样数据。
COL：CollisionDetectd，冲突检测信号，不需要同步于参考时钟，只在半双工模式下有效。
当外部载波信号消失后，CRS_DV会变为无效，但如果FIFO中还有数据要发送时，CRS_DV在下一周期又会变为有效，然后再无效再有效，知道FIFO中数据发送完为止。
RXC[3:0]
MII
发送数据
发送同步
LVTTL
在实际应用中，绝大多数GMII接口都是兼容MII接口的，一般的GMII接口都有两个发送参考时钟：TX_CLK和GTX_CLK(两者的方向是不一样的，前面已经说过了)，在用作MII模式时，使用TX_CLK和8根数据线中的4根。
O
发送使能
O
RX_DV
源端XGMII把收发32位宽度数据流分为4个独立的lane通道，每个lane通道对应一个字节，经XGXS(XGMIIExtenderSublayer)完成8B/10B编码后，将4个lane分别对应XAUI的4个独立通道，XAUI端口速率为：5Gbps*25*4＝15Gbps。
LVTTL
O
有些芯片不支持XAUI接口，只支持XGMII接口，这时可以用专门的芯片进行XGMIIàXAUI接口转换，如BCM8011等。
| RTBI | XAUI概念的提出主要是增大XGMII的扩展距离(可以扩展距离到50c，减少信号数量(收发各4个125gbps的差分信号),一般将XGMII接口的32bit数据分为四组，每组进行8B/10B编解码，转换成4路125G的CML串行信号，即XAUI接口，接收端可以从中恢复时钟；详见下述XGMII的OSI模型和XGMII与XAUI接口之间的转接示意； O | XAUI接口可以直接接光模块，如XENPAK/X2等。也可以转换成一路10G信号XFI，接XFP/SFP+等。 O | I | LVTTL | LVTTL | SSMII即SerialSyncMII，叫串行同步接口，跟SMII接口很类似，只是收发使用独立的参考时钟和同步时钟，不再像SMII那样收发共用参考时钟和同步时钟，传输距离比SMII更远。 TXC<3：0>表示MAC在XGMII上发送的是数据还是控制字符。当TXC为0时，表示相应lane上发送的是数据。当TXC为1时，表示发送的是控制字符。 TXC<3：0>由MAC驱动，变化同步于TX_CLK的上下边沿。 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| SGMII接口只有收发数据信号各一及一个接收时钟可选，信号速率较高，因此所有数据和时钟采用差分信号，如果MAC和PHY芯片都带时钟，则可以不需要单独的时钟信号，只需收发各一对差分信号即可，其采用625MHZ时钟。 GMII接口： RXD[7:0] | MII接口信号列表
CRS | RXCLK | LVTTL | 载体检测 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| TXD[1:0]：数据发送信号线，数据位宽为是MII接口的一半； TXD/RXD以10比特为一组，以SYNC为高电平来指示一组数据的开始，在SYNC变高后的10个时钟周期内，TXD上依次输出的数据是：TXD[7:0]、TX_EN、TX_ER，控制信号的含义与MII接口中的相同；RXD上依次输出的数据是：RXD[7:0]、RX_DV、CRS，RXD[7:0]的含义与RX_DV有关，当RX_DV为有效时(高电平)，RXD[7:0]上传输的是物理层接收的数据。当RX_DV为无效时(低电平)，RXD[7:0]上传输的是物理层的状态信息数据。见下表： LVTTL | 接收数据负极 |
I
O
RXD[3:0]
接收数据有效
LVTTL
TX_EN信号线上传送TX_EN和TX_ER两种信息，在TX_CLK的上升沿发送TX_EN，下降沿发送TX_ER；同样的，RX_DV信号线上也传送RX_DV和RX_ER两种信息，在RX_CLK的上升沿发送RX_DV，下降沿发送RX_ER。
GMIIGMII接口都可以向下兼容MII接口，数据位宽8bit，共使用了24个管脚，类似于FE接口中的MII，在高密器件中一般不会使用；
LVTTL
SMII即SerialMII，串行MII的意思，跟RMII相比，信号线数据进一步减少到3根；
RX_CLK
I
SMII
REFCLK
LVTTL
参考时钟，100Mbps时为50MHz，10Mbps时为5MHz
可选
文章为作者独立观点，不代表观点
相关文章
股民评论